Address offset: 0x0 + (n × 0x8) + (o × 0x4)
Cache information for SET[n], WAY[o].
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | C | B | A | A | A | A | A | A | A | A | A | A | A | A | A | A | A | A | A | ||||||||||||||||
| Reset 0x00000000 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||
| ID | R/W | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A |
RW |
TAG |
Cache tag. |
||||||||||||||||||||||||||||||||
| B |
R |
V |
Valid bit |
||||||||||||||||||||||||||||||||
|
Invalid |
0 |
Invalid cache line |
|||||||||||||||||||||||||||||||||
|
Valid |
1 |
Valid cache line |
|||||||||||||||||||||||||||||||||
| C |
R |
MRU |
Most recently used way. |
||||||||||||||||||||||||||||||||
|
Way0 |
0 |
Way0 was most recently used |
|||||||||||||||||||||||||||||||||
|
Way1 |
1 |
Way1 was most recently used |
|||||||||||||||||||||||||||||||||