Address offset: 0x400
Stall status for EasyDMA RAM accesses. The fields in this register are set to STALL by hardware whenever a stall occurres and can be cleared (set to NOSTALL) by the CPU.
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | B | A | |||||||||||||||||||||||||||||||||
| Reset 0x00000000 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||
| ID | R/W | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A |
RW |
TX |
[1..0] |
Stall status for EasyDMA RAM reads |
|||||||||||||||||||||||||||||||
|
NOSTALL |
0 |
No stall |
|||||||||||||||||||||||||||||||||
|
STALL |
1 |
A stall has occurred |
|||||||||||||||||||||||||||||||||
| B |
RW |
RX |
[1..0] |
Stall status for EasyDMA RAM writes |
|||||||||||||||||||||||||||||||
|
NOSTALL |
0 |
No stall |
|||||||||||||||||||||||||||||||||
|
STALL |
1 |
A stall has occurred |
|||||||||||||||||||||||||||||||||