Address offset: 0x634
Custom instruction configuration register.
A new custom instruction is sent every time this register is written. The READY event will be generated when the custom instruction has been sent.
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | H | G | F | E | D | C | B | B | B | B | A | A | A | A | A | A | A | A | |||||||||||||||||
| Reset 0x00002000 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||
| ID | R/W | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A |
RW |
OPCODE |
[0..255] |
Opcode of Custom instruction. |
|||||||||||||||||||||||||||||||
| B |
RW |
LENGTH |
Length of custom instruction in number of bytes. |
||||||||||||||||||||||||||||||||
|
1B |
1 |
Send opcode only. |
|||||||||||||||||||||||||||||||||
|
2B |
2 |
Send opcode, CINSTRDAT0.BYTE0. |
|||||||||||||||||||||||||||||||||
|
3B |
3 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT0.BYTE1. |
|||||||||||||||||||||||||||||||||
|
4B |
4 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT0.BYTE2. |
|||||||||||||||||||||||||||||||||
|
5B |
5 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT0.BYTE3. |
|||||||||||||||||||||||||||||||||
|
6B |
6 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT1.BYTE4. |
|||||||||||||||||||||||||||||||||
|
7B |
7 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT1.BYTE5. |
|||||||||||||||||||||||||||||||||
|
8B |
8 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT1.BYTE6. |
|||||||||||||||||||||||||||||||||
|
9B |
9 |
Send opcode, CINSTRDAT0.BYTE0 -> CINSTRDAT1.BYTE7. |
|||||||||||||||||||||||||||||||||
| C |
RW |
LIO2 |
[0..1] |
Level of the IO2 pin (if connected) during transmission of custom instruction. |
|||||||||||||||||||||||||||||||
| D |
RW |
LIO3 |
[0..1] |
Level of the IO3 pin (if connected) during transmission of custom instruction. |
|||||||||||||||||||||||||||||||
| E |
RW |
WIPWAIT |
Wait for write complete before sending command. |
||||||||||||||||||||||||||||||||
|
Disable |
0 |
No wait. |
|||||||||||||||||||||||||||||||||
|
Enable |
1 |
Wait. |
|||||||||||||||||||||||||||||||||
| F |
RW |
WREN |
Send WREN (write enable opcode 0x06) before instruction. |
||||||||||||||||||||||||||||||||
|
Disable |
0 |
Do not send WREN. |
|||||||||||||||||||||||||||||||||
|
Enable |
1 |
Send WREN. |
|||||||||||||||||||||||||||||||||
| G |
RW |
LFEN |
Enable Long frame mode. When enabled, a custom instruction transaction has to be ended by writing the LFSTOP field. |
||||||||||||||||||||||||||||||||
|
Disable |
0 |
Long frame mode disabled |
|||||||||||||||||||||||||||||||||
|
Enable |
1 |
Long frame mode enabled |
|||||||||||||||||||||||||||||||||
| H |
RW |
LFSTOP |
Stop (finalize) long frame transaction |
||||||||||||||||||||||||||||||||
|
Stop |
1 |
Stop |
|||||||||||||||||||||||||||||||||