Address offset: 0x5B8
HFCLK192M frequency configuration
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | A | A | |||||||||||||||||||||||||||||||||
| Reset 0x00000002 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | |||
| ID | R/W | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A |
RW |
HCLK192M |
High frequency clock HCLK192M |
||||||||||||||||||||||||||||||||
|
Div1 |
0 |
Divide HFCLK192M by 1 |
|||||||||||||||||||||||||||||||||
|
Div2 |
1 |
Divide HFCLK192M by 2 |
|||||||||||||||||||||||||||||||||
|
Div4 |
2 |
Divide HFCLK192M by 4 |
|||||||||||||||||||||||||||||||||