Address offset: 0x100
Interrupt mask register. Each bit of this register holds the mask of a single interrupt source.
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | F | E | D | C | B | A | |||||||||||||||||||||||||||||
| Reset 0x0000003F | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | |||
| ID | R/W | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A |
RW |
EHR_VALID_MASK |
See RNG_ISR for explanation on this interrupt. |
||||||||||||||||||||||||||||||||
|
IRQEnable |
0 |
Do not mask EHR interrupt i.e. interrupt is generated |
|||||||||||||||||||||||||||||||||
|
IRQDisable |
1 |
Mask EHR interrupt i.e. no interrupt is generated |
|||||||||||||||||||||||||||||||||
| B |
RW |
AUTOCORR_ERR_MASK |
See RNG_ISR for explanation on this interrupt. |
||||||||||||||||||||||||||||||||
|
IRQEnable |
0 |
Do not mask autocorrelation interrupt i.e. interrupt is generated |
|||||||||||||||||||||||||||||||||
|
IRQDisable |
1 |
Mask autocorrelation interrupt i.e. no interrupt is generated |
|||||||||||||||||||||||||||||||||
| C |
RW |
CRNGT_ERR_MASK |
See RNG_ISR for explanation on this interrupt. |
||||||||||||||||||||||||||||||||
|
IRQEnable |
0 |
Do not mask the CRNGT error interrupt i.e. interrupt is generated |
|||||||||||||||||||||||||||||||||
|
IRQDisable |
1 |
Mask the CRNGT error interrupt i.e. no interrupt is generated |
|||||||||||||||||||||||||||||||||
| D |
RW |
VNC_ERR_MASK |
See RNG_ISR for explanation on this interrupt. |
||||||||||||||||||||||||||||||||
|
IRQEnable |
0 |
Do not mask the von Neumann corrector error interrupt i.e. interrupt is generated |
|||||||||||||||||||||||||||||||||
|
IRQDisable |
1 |
Mask the von Neumann corrector error interrupt i.e. no interrupt is generated |
|||||||||||||||||||||||||||||||||
| E |
RW |
WATCHDOG_MASK |
See RNG_ISR for explanation on this interrupt. |
||||||||||||||||||||||||||||||||
|
IRQEnable |
0 |
Do not mask the watchdog interrupt i.e. interrupt is generated |
|||||||||||||||||||||||||||||||||
|
IRQDisable |
1 |
Mask the watchdog interrupt i.e. no interrupt is generated |
|||||||||||||||||||||||||||||||||
| F |
RW |
DMA_DONE_MASK |
See RNG_ISR for explanation on this interrupt. |
||||||||||||||||||||||||||||||||
|
IRQEnable |
0 |
Do not mask the RNG DMA completion interrupt i.e. interrupt is generated |
|||||||||||||||||||||||||||||||||
|
IRQDisable |
1 |
Mask the RNG DMA completion interrupt i.e. no interrupt is generated |
|||||||||||||||||||||||||||||||||