Address offset: 0x30C
Pending interrupts
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | D | C | B | A | |||||||||||||||||||||||||||||||
| Reset 0x00000000 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |||
| ID | R/W | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A |
R |
STARTED |
Read pending status of interrupt for event STARTED |
||||||||||||||||||||||||||||||||
|
NotPending |
0 |
Read: Not pending |
|||||||||||||||||||||||||||||||||
|
Pending |
1 |
Read: Pending |
|||||||||||||||||||||||||||||||||
| B |
R |
STOPPED |
Read pending status of interrupt for event STOPPED |
||||||||||||||||||||||||||||||||
|
NotPending |
0 |
Read: Not pending |
|||||||||||||||||||||||||||||||||
|
Pending |
1 |
Read: Pending |
|||||||||||||||||||||||||||||||||
| C |
R |
END |
Read pending status of interrupt for event END |
||||||||||||||||||||||||||||||||
|
NotPending |
0 |
Read: Not pending |
|||||||||||||||||||||||||||||||||
|
Pending |
1 |
Read: Pending |
|||||||||||||||||||||||||||||||||
| D |
R |
DMABUSERROR |
Read pending status of interrupt for event DMABUSERROR When this event is generated, the address which caused the error can be read from the BUSERRORADDRESS register. Errors occurring while the EVENTS_BUSERROR register is set are ignored. |
||||||||||||||||||||||||||||||||
|
NotPending |
0 |
Read: Not pending |
|||||||||||||||||||||||||||||||||
|
Pending |
1 |
Read: Pending |
|||||||||||||||||||||||||||||||||