Address offset: 0x314
Enable interrupt
| Bit number | 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | ||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ID | J | I | H | G | F | E | D | C | B | A | ||||||||||||||||||||||||||
| Reset 0x00000000 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||||
| ID | R/W | TZ | Field | Value ID | Value | Description | ||||||||||||||||||||||||||||||
| A-H |
RW |
IN[i] (i=0..7) |
Write '1' to enable interrupt for event IN[i] |
|||||||||||||||||||||||||||||||||
|
Set |
1 |
Enable |
||||||||||||||||||||||||||||||||||
|
Disabled |
0 |
Read: Disabled |
||||||||||||||||||||||||||||||||||
|
Enabled |
1 |
Read: Enabled |
||||||||||||||||||||||||||||||||||
| I |
RW |
NS |
PORT0NONSECURE |
Write '1' to enable interrupt for event PORT0NONSECURE |
||||||||||||||||||||||||||||||||
|
Set |
1 |
Enable |
||||||||||||||||||||||||||||||||||
|
Disabled |
0 |
Read: Disabled |
||||||||||||||||||||||||||||||||||
|
Enabled |
1 |
Read: Enabled |
||||||||||||||||||||||||||||||||||
| J |
RW |
S |
PORT0SECURE |
Write '1' to enable interrupt for event PORT0SECURE |
||||||||||||||||||||||||||||||||
|
Set |
1 |
Enable |
||||||||||||||||||||||||||||||||||
|
Disabled |
0 |
Read: Disabled |
||||||||||||||||||||||||||||||||||
|
Enabled |
1 |
Read: Enabled |
||||||||||||||||||||||||||||||||||